Nvidia、AMD和Intel罕见联手，投资一家光芯片公司

正如之前很多报道中所说，高性能计算引擎存在带宽和信号问题，这已经不是什么秘密了。如果你想要以合理的每秒容量快速地将数据输入和输出，从而让引擎中的数十到数万个核心保持忙碌，那么如果你要坚持使用铜线，就必须尽可能紧密地连接它们，无论是插入堆叠内存的插入器上的走线，还是进出 SerDes 的电线，以将计算引擎连接在一起以并行运行。

问题在于电线的长度过长。每次将带宽增加一倍时，由于信号失真，您都必须将电线长度减半。这是物理学和材料科学的问题，每个人都知道最终铜线将被光纤取代。而且由于人工智能工作负载对带宽的巨大需求，未来几年内这似乎将真正成为不可避免的趋势。

Ayar Labs也正是这样的“光”参与者，致力于打破过去的数据传输模式。

据了解，他们的目标是将光通信直接置于封装上，而不是受到 IO 密度问题、数据速率扩展和电子封装到封装互连的功率低效性限制。Ayar Labs 的主要观点是，在 1cm 到 10cm 的传输范围内，光学 IO 比当前的电子系统更高效。解决数据传输功率膨胀问题的最佳方法是，只要您将数据传输到此距离以外，就切换到光学。

知名行业分析机构semianalysis表示，转向共封装光学器件有许多好处。例如数据不需要从处理器发送到网卡，也不需要通过昂贵的光收发器。处理器本身也可以节省大量成本，因为不必将太多的芯片面积专用于大型高速电气 SerDes。

鉴于 Ayar Labs 已加入开放的 UCIe 标准，Semianalysis认为他们的芯片将使用该协议作为与外部公司芯片接口的基础层。UCIe 支持英特尔、ASE 和台积电的许多封装选项。在处理器方面，英特尔、AMD、博通、美光、联发科和 GUC 都是该联盟的成员。UCIe 极大地降低了将第三方芯片集成到封装中的进入门槛，这反过来应该会降低 Ayar Labs 获得设计胜利的进入门槛。此外，Ayar Labs 也明确支持高密度扇出、英特尔的 EMIB 和其他硅中介层技术。

按照该公司CEO Mark Wade所说，Ayar Labs目前的主要商业模式是销售实际产品。他表示，SOC领域已经发生了整个范式转变，以推动 chiplet 的采用。如果你打开 ASIC 的盖子，你会看到里面有多个芯片。于是，Ayar Labs将所谓的“KGD”光学芯片装入客户的封装中销售。来到光学 I/O 芯片方面，Ayar Labs将其作为创收产品销售，客户只需直接从我们这里购买芯片即可。

Wade强调，Ayar Labs的市场策略专注于解决光子学领域的大批量、高质量制造问题。我们与 GlobalFoundries、Applied Materials、英特尔和台积电等主要公司建立了战略合作关系，并与所有一线 CMOS 制造商展开合作。

Ayar Labs还与大型 AI 系统领域的领导者 Nvidia 建立了战略合作伙伴关系，共同将我们的技术融入未来的 AI 系统。公司的直接客户正在构建 SOC 和 SOC 系统，其一流生态系统包括 Nvidia、AMD、英特尔、博通和高通等公司。

“构建大规模 AI 模型的终端客户（例如 Anthropic 和 OpenAI）至关重要。数据中心在尝试扩展 AI 工作负载时出现了许多严重问题。我们发现，这些公司对未来的愿景与我们多年来的预测相似，这证实了这一点。”Ayar Labs CEO Mark Wade强调。“我们的成功取决于能否进入这些领域。我们正在应对光子技术方面的挑战，特别是在大批量、高质量制造方面。这种方法使我们能够与行业主要参与者合作，同时满足最终用户的需求，从而突破人工智能技术的界限。”Mark Wade接着说。

Ayar Labs 今年八月曾表示，将发布其光学 I/O 技术来取代芯片内的铜线。该公司正在开发将光学 I/O 放入芯片结构中的技术，并已研究该技术十多年。该技术允许芯片内部实现更快的通信，旨在取代速度较慢的铜线。

“借助光学 I/O，你可以突破几十米甚至几百米的距离，然后连接更多的 GPU 或加速器，”Wade 说。

在人们很容易认为，Nvidia、AMD 和英特尔的投资预示着这些公司正在寻求以某种方式在其计算引擎中部署 TeraPHY 光学传输及其 SuperNova 激光源。我们知道，他们的早期投资者HPE早在 2022 年 2 月就与 Ayar Labs 达成了一项战略投资和合作协议，将硅光子学添加到其“Rosetta”Slingshot 互连中。

但在回答The Next Platform咨询时，Ayar Labs 商业运营副总裁 Terry Thorn 开玩笑说：“他们都是投资者和公司，我们正在与他们一起探索许多有趣的机会——其中大部分我们目前还不能谈论。”我们可以想象这种情况会发生，但还有许多其他方法可以实现共封装光学器件，这三家公司也都有发明自己产品的习惯。

换而言之，通过这些投资，这些芯片公司可能只是想更深入了解 Ayar Labs 正在做的事情。但正如Mark Wade在之前的采访中所说，在很多场景中会需要使用光连接。

如他所说，当Ayar Labs刚开始研究这个问题时，许多早期见解都来自高性能计算社区——你知道，国家实验室正在建造的大型机器。这些大型系统首先发现它们存在大量数据移动问题，这些问题开始成为整个系统性能的瓶颈。这就是Ayar Labs称之为“煤矿中的金丝雀”的 2010 年至 2015 年的时间段，当时的现状表明底层计算技术存在问题。

之后，随着人工智能工作流程开始出现，以及图像识别、推荐引擎等早期工作负载——但后来，特别是当转换器模型上线并开始启用新的人工智能应用程序时，我们进入了生成式人工智能时代。但关键是要意识到，构成这些人工智能计算系统骨干的计算系统看起来像高性能计算架构。

“因此，十年前在高性能计算中发生的相同数据移动挑战现在开始出现在人工智能系统中，并成为整个系统性能的瓶颈。”Mark Wade强调。

Mark Wade指出，这是一个多方面的问题。您必须让人们在功率受限的情况下将更多带宽传输到更长的距离。因此，这些系统的功率限制并不是无限的。每个级别都存在热和功率密度问题 - 芯片级、封装级、系统板级、机架级。因此，每个级别都存在功率问题。延迟是您必须更仔细检查的地方。

“如今，人们使用铜线和电气 I/O 以电气方式传输高带宽的方式，您往往会做一些事情，例如添加纠错，因为您要尝试恢复在以电气方式传输数据时发生的所有低效率和数据损坏。在光学方面，您可以以一种优雅的方式解决这个问题，从而摆脱纠错。因此，您可以获得更轻量级的纠错架构，但这会影响延迟。”Mark Wade说。

为了实现上述目标，Ayar Labs一直在丰富其产品线。

如果你看一下路线图，就会发现Ayar Labs每隔几年就会将每个芯片的带宽翻一番。他们的计划从 4 Tbps 增加到 8 Tbps，然后是 16Tbps 和 32 Tbps，这是每个芯片的带宽。Ayar Labs还下调了一些向量——每个芯片的带宽、每个封装实例化多个芯片的能力、扩大整个封装级别带宽以及可以从封装中释放的带宽基数。Ayar Labs的客户通常关注我们可以从他们的封装中释放多少带宽，以及在什么样的功率密度约束下。特别是随着人工智能系统的发展，每个封装中更高的带宽释放变得越来越重要，同时也提高了连接的基数。

目前，Ayar Labs的每个芯片有 8 个端口，每个芯片组有 8 个端口。假设每个封装有 4 个芯片组，则您的连接端口为 32 个，您可以将所有这些端口连接到不同的地方。

展望未来，Wade表示：“我们目前在实验室中与客户共同开展的工作，实际上是为了在两到三年后实现首次大规模市场部署。”

其实光学并不是一项新技术——光纤真正进入技术领域是在 70 年代。我们开始建造海底电缆和类似的东西，最终连接互联网。光学技术是众所周知的。

但是将数据直接以光学方式从计算包中移出的需求实际上是一个相当新的现象，这与电气 I/O 问题的恶化速度有关。我们的应用程序需要更高的带宽和更好的能效——这开始打破现有的基于电气 I/O 的系统。但挑战在于，你不能只把人们使用的技术和产品用于人们可能熟悉的更标准化的解决方案，例如使用以太网的可插拔收发器。如果我在数据中心内移动 100 Gbps、400 Gbps 或 800 Gbps，那么这些已经是光学可插拔收发器了。问题是，如果你打开这些收发器并查看里面的东西，你会发现它们没有直接扩展到计算结构的特性。

因此，要实现上述目标，除了要面对尺寸、元件数量、成本结构，以及所有这些组件的组装方式外。还有功率效率、热灵敏度等问题，还有“我不能直接将收发器放入计算机封装中”的一系列问题。

“因此，我们必须从头开始发明一种具有正确底层特性的技术：密度、设备尺寸、能源效率，更重要的是，能够集成到制造工艺中，从而在 CMOS 规模下运行。我们必须掌握如何将该技术纳入封装，因为这是一种真正大规模的应用。所有这些特性在每一步都是挑战，我们公司的一部分，以及我们多年来所努力的一部分，实际上是在一步步解决这些问题。”Mark Wade表示。

面向这个市场和机会，除了Ayar Labs以外，Lightmatter、Celestial AI 、Eliyan以及国内的曦智和一大堆的处理器、晶圆厂和封装厂都在努力，为硅光子学成为计算引擎和互连之间的桥梁各出奇招。